V originále
Tato práce se zabývá logickým návrhem a popisem 16 bitového procesoru, který je popsán v jazyku VHDL. V této práci jsou taky okrajově popsány potřebné základy jazyka VHDL a použitý software. Ve hlavní části se práce věnuje zprvu shrnujícím popisem jednotlivých populárních architektur procesorů a její největší část popisuje samotný návrh architektury procesoru, instrukční sady a implementace do VHDL jazyka. Celý návrh procesoru je veden v duchu jednoduchosti. Náplní této práce je taky implementace souboru VHDL s popisem procesoru do fyzického zařízení - hradlové pole, neboli FPGA. K vypracování této práce je použit výukový kit Basys 2 od firmy Digilent. Tento kit obsahuje hradlové pole Spartan 3E-100 od firmy Xilinx. Basys 2 taky obsahuje osmici přepínačů a LED diod a v neposlední řadě taky čtveřici tlačítek s ošetřením zákmitů.
In English
This work describes logic design and description of a 16-bit processor, which is described in VHDL language. Also, in this work there are briefly explained essential basics of VHDL and used software. In the main part, the work summarizes characteristics of individual popular processor architectures and its biggest part describes the design of the processor architecture itself, instruction set and VHDL implementation. The entire design of the processor is led in the way of simplicity. This work also implements the processor into a physical device - gate array, FPGA. For that purpose it is used Basys 2 trainer board delivered by Digilent. This board includes Spartan 3E-100 gate array manufactured by Xilinx. Basys 2 is also equipped with eight switches and LED diodes and last but not least it also includes four buttons with hardware push detection.